EVG, CPO 양산 공정 지원…웨이퍼 본딩·NIL로 광 I/O 집적

by newsit posted Sep 02, 2026
Extra Form
참조#1 http://www.evgroup.com/
?

단축키

Prev이전 문서

Next다음 문서

ESC닫기

가 크게 작게 위로 아래로 게시글 수정 내역 댓글로 가기 인쇄

- PIC·EIC·레이저·광학소자 결합…AI 데이터센터·HPC용 CPO 개발부터 대량생산까지 검증

 

EVG, CPO 양산 공정 지원…웨이퍼 본딩·NIL로 광 IO 집적.jpg

EV Group(EVG)이 코패키지드 옵틱스(CPO) 생태계의 고객·파트너와 협력해 AI 데이터센터와 고성능 컴퓨팅(HPC)용 광 I/O 제조 공정 개발을 지원한다. 웨이퍼 본딩과 나노임프린트 리소그래피(NIL), 박형 웨이퍼 공정을 이용해 광자 집적회로(PIC)와 전자 집적회로(EIC), 레이저·광학소자를 하나의 패키지에 결합하도록 돕는다. 고객사는 NILPhotonics 역량센터와 이종 집적화 역량센터(HICC)에서 제품 설계와 제조 공정을 양산에 가까운 조건으로 개발·최적화·검증한다.

 

구리 인터커넥트 한계 넘어 광 I/O를 칩 가까이 배치

AI 워크로드와 하이퍼스케일 데이터센터가 커지면서 구리 인터커넥트는 대역폭과 지연시간, 전력 효율, 신호 무결성에서 한계를 드러내고 있다. CPO는 PIC와 EIC, 레이저·광학소자를 같은 패키지에 넣어 광 I/O를 컴퓨팅 소자 가까이 배치한다. 전기 신호가 칩 밖의 구리 배선을 따라 이동하는 거리를 줄이고, 데이터 전송 구간을 광 신호로 대체한다. PIC와 EIC, 레이저·광학소자는 실리콘과 III-V족 반도체, 광 변조 소재 등 물리·제조 특성이 서로 다른 재료로 만든다. 집적 밀도가 높아질수록 각 소재를 정밀하게 정렬·접합하면서 광 손실과 기생 효과를 억제하고 발생한 열도 제어해야 한다.

 

EVG 베른트 딜라허(Bernd Dielacher) 사업개발 디렉터는 “CPO는 AI 하드웨어의 중요한 기술 전환인 동시에 포토닉·전자 부품을 결합해야 하는 집적 과제를 수반한다”며 “EVG는 고객이 초기 개발부터 대량생산까지 제조 공정을 개발하고 최적화·검증하도록 지원한다”고 밝혔다.

 

본딩 기술로 PIC·EIC·레이저·광 변조 소재 집적

하이브리드 본딩은 PIC와 EIC 사이의 연결 거리를 줄여 기생 효과를 억제하고 두 회로를 높은 밀도로 접합한다. 연결 경로가 짧아지면서 CPO가 요구하는 대역폭을 처리한다.  퓨전 본딩은 레이저 제조에 사용하는 III-V족 반도체와 박막 리튬 나이오베이트(TFLN), 티탄산바륨(BTO) 등 서로 다른 광 변조 소재를 접합한다. 실리콘 기반 전자회로와 광원·변조 소재를 결합해 단일 소재만으로 구현하기 어려운 광학 기능을 패키지에 넣는다. 산화막이 없는 상온 본딩은 광 손실이 적고 빛을 통과시키는 접합 인터페이스를 형성한다. 다이아몬드와 실리콘 카바이드(SiC) 같은 히트 스프레더 소재도 함께 접합해 포토닉·전자 부품에서 발생한 열을 접합 계면을 통해 전달한다.

 

NIL로 격자 결합기·빔 성형 소자 제조

나노임프린트 리소그래피(NIL)는 미세 패턴이 새겨진 몰드를 웨이퍼 표면의 수지에 눌러 같은 형상을 반복 전사한다. EVG는 칩 간 또는 칩과 광섬유 사이에서 빛을 수직 방향으로 입출력하는 격자 결합기와 수직 광 결합 소자, 빔의 형태를 조절하는 빔 성형 소자 제조에 NIL을 적용한다. 이들 소자는 칩 내부에서 수평으로 이동하는 광 신호의 방향을 바꿔 인접 칩이나 광섬유로 전달한다. 같은 공정은 마이크로LED 렌즈 패키징에 들어가는 웨이퍼 레벨 광학소자 제조에도 활용한다.  임시 본딩·디본딩 기술은 가공 중 깨지기 쉬운 웨이퍼를 지지 기판에 고정한 뒤 박형화 공정을 진행하고, 작업을 마치면 다시 분리한다. EVG는 이 공정을 레이저 다이오드 제조와 첨단 패키징에 적용한다.

 

역량센터에서 양산 조건으로 공정 검증

EVG는 NILPhotonics 역량센터와 HICC에서 고객·파트너의 제품 설계와 제조 공정 개발을 지원한다. 고객사는 실제 대량생산(HVM)에 가까운 장비와 공정 조건에서 웨이퍼 본딩과 NIL, 박형 웨이퍼 공정을 개발·최적화·검증한다. 두 역량센터는 개발 단계의 공정 결과가 양산 환경에서도 반복되는지 확인하고, 제품과 소재에 맞는 공정 조건을 조정한다. 고객사는 양산 전환 과정에서 발생할 수 있는 위험을 줄이고 제품 출시까지 걸리는 시간을 단축한다.

 

광 I/O 칩렛·3D 포토닉 집적으로 확장

반도체 업계는 CPO 이후 광 I/O 칩렛 아키텍처와 첨단 3D 포토닉·전자 집적으로 전환할 것으로 예상된다. 두 방식은 실리콘 포토닉스와 CMOS 전자회로, 레이저 광원을 광 인터커넥트 플랫폼 안에 더 가깝게 결합한다. EVG는 웨이퍼 본딩과 NIL, 박형 웨이퍼 공정 경험을 바탕으로 현재의 CPO 제조와 향후 광 I/O 아키텍처 개발을 지원할 계획이다.

 

#EVG #EVGroup #코패키지드옵틱스 #CPO #웨이퍼본딩 #하이브리드본딩 #퓨전본딩 #나노임프린트리소그래피 #NIL #실리콘포토닉스 #광IO칩렛 #AI데이터센터 #HPC

 

Articles

10 11 12 13 14 15 16 17 18 19