- 케이던스·시놉시스 초기 테스트서 최대 1.5배 성능…차세대 CPU·GPU 개발에 적용
엔비디아가 베라 CPU를 차세대 CPU와 GPU 개발에 사용하는 전자설계자동화(EDA) 워크플로우에 도입한다. 케이던스와 시놉시스의 주요 검증·시뮬레이션 애플리케이션을 최적화한 초기 테스트에서는 일부 워크로드가 동일한 코어 수 기준으로 최대 1.5배 높은 성능을 기록했다.
CPU와 GPU, AI 시스템의 복잡성이 커지면서 로직 시뮬레이션과 정형 검증, 디지털 구현에 필요한 연산량도 늘고 있다. 일부 EDA 작업은 높은 단일 코어 성능과 메모리 처리량, 전체 시스템 처리 능력에 크게 의존하며, 엔비디아는 베라를 활용해 설계 검증과 반복 테스트 시간을 줄이는 방안을 검증하고 있다.
케이던스·시놉시스 EDA 초기 테스트
칩 개발 과정에서 엔지니어는 제조 단계에 앞서 설계 동작을 검증하고 예외 상황을 찾으며 수천 차례 반복 작업을 수행한다. GPU 가속과 AI 기술이 여러 설계 알고리즘의 처리 속도를 높이고 있지만, 로직 시뮬레이션과 정형 검증, 디지털 구현의 일부 작업은 여전히 CPU 성능에 크게 의존한다.
엔비디아는 정형 검증 플랫폼 케이던스 재스퍼와 기능 검증 솔루션 시놉시스 VCS를 베라에서 테스트했다. 재스퍼는 스마트 프루프 기술과 머신러닝을 활용해 설계 초기 단계에서 버그를 찾고 수정하며, VCS는 제조 전에 복잡한 칩 설계를 시뮬레이션하고 검증한다.
동일한 수의 코어를 사용한 초기 테스트에서 두 애플리케이션은 일부 워크로드 기준 최대 1.5배 높은 성능을 보였다. 엔비디아는 케이던스·시놉시스와 애플리케이션 프로파일링, 소프트웨어 최적화, 시스템 수준 튜닝을 진행하며 적용 범위를 넓히고 있다.
88개 올림푸스 코어와 LPDDR5X
베라는 88개의 맞춤형 엔비디아 올림푸스 CPU 코어와 LPDDR5X 메모리 서브시스템, 2세대 엔비디아 스케일러블 코히어런트 패브릭을 결합했다. 지연시간에 민감한 검증 작업과 컴퓨팅 팜에서 수행하는 대규모 회귀 테스트에 필요한 코어당 성능과 메모리 대역폭, 일관된 저지연 성능을 제공하도록 설계됐다. 개별 검증 작업의 실행 속도가 높아지면 같은 개발 기간에 더 많은 설계 대안을 검토하고 검증 작업을 수행하는 데 도움이 된다. 처리량 증가는 문제를 개발 초기 단계에서 찾고 후반부의 반복 설계를 줄이는 데도 활용할 수 있다.
RTL 검증부터 디지털 구현까지
프로세서 아키텍처와 마이크로아키텍처를 정의한 뒤 엔지니어는 레지스터 전송 수준(RTL)에서 프로세서 동작을 기술한다. 이후 로직 시뮬레이션과 정형 검증, 회귀 테스트, 디지털 구현을 거쳐 설계를 제조 가능한 실리콘으로 전환한다각 단계는 앞선 검증 결과를 다음 작업에 반영한다. 검증 처리량이 늘면 설계 오류를 더 이른 시점에 찾고, 이후 단계에서 발생하는 비용 부담이 큰 반복 작업을 줄이는 데 도움이 된다.
차세대 엔비디아 칩 개발 적용
엔비디아는 베라 CPU를 차세대 자사 CPU와 GPU 개발에 사용하는 EDA 워크플로우 전반에 적용하고 있다. GPU 가속과 AI 기술은 병렬 연산이 많은 설계 작업에 쓰이고, 베라는 시뮬레이션과 검증, 구현 과정에서 CPU 중심 워크로드를 처리한다. 엔비디아는 향후 리겔 코어를 기반으로 하는 차세대 로사 CPU에서도 주요 EDA 애플리케이션 최적화를 이어갈 계획이다. 실리콘 설계와 소프트웨어 최적화, 시스템 엔지니어링에서 얻은 데이터를 다음 세대 CPU·GPU 개발에 반영한다.
#엔비디아 #베라CPU #올림푸스CPU #로사CPU #리겔코어 #전자설계자동화 #EDA #케이던스재스퍼 #시놉시스VCS #정형검증 #로직시뮬레이션 #반도체설계
