- 인텔 18A 대비 성능 9% 향상·전력 18% 절감…CFET·GaN 통합 등 차세대 공정 연구 성과 발표

 

인텔 파운드리가 VLSI 2026 심포지엄에서 인텔 18A 제품군의 성능 가속 버전인 ‘인텔 18A-P’를 공개했다. 인텔 18A 대비 동일 전력에서 성능을 9% 높이고 동일 성능 기준 전력 소모를 18% 줄인 공정으로 시험 생산(Risk Production) 단계에 진입했다.

 

인텔 파운드리 나가 찬드라세카란(Naga Chandrasekaran) 총괄 부사장은 “이번 VLSI에서 공개한 성과와 발표는 인텔 파운드리가 장기적인 관점에서 첨단 공정 혁신을 선도하는 데 전념하고 있음을 고객 및 파트너사들에게 입증하는 계기”라며 “인텔 18A-P 공정 및 중장기 연구개발 분야에서 거두고 있는 진전을 공유할 수 있게 되어 기쁘게 생각한다”고 밝혔다.

 

인텔 18A-P 성능·전력 효율 개선

인텔 파운드리는 트랜지스터와 인터커넥트, 설계·기술 공동 최적화(DTCO)를 결합해 인텔 18A-P의 성능과 전력 효율을 높였다. 열 저항은 20~40% 개선했고 비아(Via) 저항은 10~30% 낮췄다. PMOS 스트레인 엔지니어링을 적용해 이동도를 높였으며 새로운 저전력 및 고성능 트랜지스터 옵션도 추가했다. 새로운 듀얼 콘택트 저저항 트랜지스터 옵션인 파워 부스트(Power Boost)도 공개했다. 동일한 정전용량에서 구동 전류를 높여 더 높은 주파수를 구현한다.

 

ULVT와 LVT 사이에 다섯 번째 로직 Vt 쌍을 추가해 속도와 전력 간 균형을 조정할 수 있는 선택지를 넓혔다. 인텔 18A-P는 인텔 18A와 설계 규칙이 호환돼 기존 IP와 설계 플로우를 재사용할 수 있으며, 180nm·160nm 셀 높이와 50nm CPP를 지원한다.

 

GAA·후면 전력 공급 효과 공개

인텔은 지난해 인텔 18A를 통해 게이트올어라운드(GAA) 트랜지스터와 후면 전력 공급(BSPD) 기술을 도입했다. 이번 심포지엄에서는 해당 기술의 측정 결과를 공개했다.

 

인텔 파운드리 에릭 칼(Eric Karl) 펠로우는 “후면 전력 공급과 GAA 기술을 통해 라우팅 면적을 11% 줄이고 동적 전압 강하(Droop)를 10배 감소시켰으며, 기존 전면 인터커넥트 기술 대비 동작 주파수를 최대 6% 높이거나 동적 전력을 15% 이상 줄일 수 있다”고 설명했다.

 

인텔 파운드리 실리콘 및 플랫폼 엔지니어링 그룹의 만주 샤마나(Manju Shamanna)는 GAA와 BSPD 공정을 적용한 CPU 코어 측정 결과를 공개했다. 해당 공정은 약 0.5V 저전압 환경에서 주파수를 약 30% 향상시키고, IR 드롭(전압 강하) 감소 효과를 나타냈다.

 

CFET·GaN 통합 기술 연구 발표

인텔은 45nm 게이트 피치에서 NMOS와 PMOS 소자를 수직으로 적층한 모놀리식 CFET(상보형 FET) 인버터를 시연하고, 게이트올어라운드(GAA) 트랜지스터 이후 세대를 겨냥한 수직 소자 기술도 공개했다. 질화갈륨(GaN) 전력 소자와 실리콘 로직을 300mm 웨이퍼에 모놀리식 통합하는 기술도 공개했다. 약 1000개 게이트 규모의 디지털 제어 블록을 포함하며, 단일 공정에서 고성능 전력 소자와 디지털 제어 기능을 함께 구현해 시스템 복잡성을 줄인다.

 

인텔은 에어갭이 통합된 서브트랙티브 루테늄 인터커넥트 기술도 시연했다. 구리 대비 기생 정전용량을 최대 약 35% 줄이고 주파수를 높여, 배선 미세화 환경에서 저항·정전용량(RC) 지연을 줄이는 방안을 제시했다.

 

#인텔 #인텔파운드리 #IntelFoundry #인텔18A #인텔18AP #VLSI2026 #반도체공정 #GAA #BSPD #CFET #GaN #파워부스트 #반도체기술 #파운드리